基于硬件仿真加速器的JTAG虚拟调试系统的设计与实现
这是一篇关于软硬件协同,硬件仿真加速器,虚拟调试系统,VIP,JTAG的论文, 主要内容为随着微电子技术的不断发展,集成电路工艺水平的不断提高,芯片设计的难度和复杂度也在不断提升,设计的验证工作耗时逐渐超过设计本身。因此,芯片验证方法学的研究在学术界与工业界获得了更为广泛的关注,选择一种合适的芯片验证方法对于芯片团队开发效率的提升有着重要的意义。现有对于DUT的调试,只能通过插入动态探针和静态探针的形式以获取内部信号的信息。此方法需要占用额外的配件资源,并且灵活性不高。特别是对于静态探针法来说,其还需要去重新编译、综合、布局布线再上板,这种测试方式同样也不能测试DUT上运行的软件。在常规方案中,当对DUT进行调试时,其内的JTAG信号引脚需要连接到JLINK、TLINK等硬件设备相应的引脚上才能进行调试。此方案需要经常拆机接线,对于系统的安全性和稳定性将会带来较大的影响。基于硬件仿真加速器EMU-1000,本文提出了JTAG虚拟调试系统的整体框架,并将其划分为JTAG-VIP和GDB+Open OCD+JTAG＿GDB Proxy两部分进行设计。此JTAG虚拟调试系统实现了调试工具和操作系统的弱相关性,提升了调试系统的灵活性。此外,JTAG虚拟调试系统可以使用单步调试、设置断点等调试手段,也可以对无操作系统的DUT进行调试。本文的主要工作有:1.在对比分析SCE-MI协议的接口方式和硬件仿真加速器的工作原理上,基于国产硬件仿真加速器EMU-1000,本文设计并搭建了JTAG-VIP的整体框架,为JTAG虚拟调试系统的实现提供了硬件侧模块和软硬件交互模块。首先,本文设计了软件侧的API函数,其中包括初始化函数、销毁函数、数据发送函数以及数据接收函数等。其次,通过使用SCE-MI协议提供的function-based接口,本文设计并实现了软硬件之间的数据交互逻辑。最后,本文给出了硬件侧事务收发逻辑及BFM模块的设计方案,分别搭建了软硬件协同仿真验证平台与软件模拟验证平台,完成了本文提出的JTAG-VIP设计的功能和性能验证与结果分析。2.设计了GDB+Open OCD+JTAG＿GDB Proxy框架,为JTAG虚拟调试系统的实现提供了软件侧设计模块。引入Open OCD作为GDBServer,设计了JTAG＿GDB Proxy子模块,实现了Open OCD与JTAG＿GDB Proxy之间基于VPI协议的交互。搭建JTAG虚拟调试系统的软件仿真平台,对设计的GDB+Open OCD+JTAG＿GDB Proxy框架进行验证。结果表明,本文所建立的框架满足JTAG虚拟调试系统的软件侧所需功能。3.完成了本文提出的基于硬件仿真加速器的JTAG虚拟调试系统的功能和性能的测试评估与结果分析。实验结果表明:本文设计的JTAG虚拟调试系统实现了功能全覆盖;同时,相比基于软件仿真验证平台的JTAG虚拟调试系统,本文获得了52倍性能提升;相比基于ICE验证平台的JTAG虚拟调试系统,在100次测试验证中,本文结果在稳定性方面提升10%,满足设计要求。
基于Cortex-M3的以太网SoC的设计与验证
这是一篇关于Cortex-M3,以太网,SoC,软硬件协同的论文, 主要内容为随着互联网技术的飞速发展以及个人计算机的广泛使用,支持PCIe的以太网网卡芯片变得不可或缺。本文依托“支持PCIe的以太网网卡芯片”项目,根据项目指标要求,实现的以太网芯片需要集成以太网控制器和PCIe控制器,包含以太网PHY和PCIe PHY,能够支持IEEE802.3协议及GMII接口传输并含有PCIe金手指,能够实现以太网数据包的正确收发并具备远程唤醒和功耗管理的功能。本文研究基于软硬件协同的思想,在硬件方面,首先完成以太网SoC系统总体架构设计、Cortex-M3架构设计及以太网MAC控制器设计,然后根据设计的架构使用Verilog语言对MAC事务层、低功耗模块、总线矩阵和存储模块进行逻辑实现。其中低功耗的实现通过软件程序的控制和硬件功耗管理模块的支持,不需要改变介质访问控制器的结构,逻辑实现简单。此外针对Cortex-M3所连外设及分配的地址来设计总线矩阵,并采取固定优先级的分布式仲裁方式,能够提升系统性能。在软件方面,基于GCC工具链,使用CMSIS工具包编写了上电初始化程序和四个中断处理子程序。通过编写软件程序进行系统控制,具有实现简单和执行速度快的优点,并且仅修改硬件地址后便可实现程序的复用,可移植性好。本论文研究基于UVM验证方法学,使用VIP搭建了系统验证环境,对设计的各个硬件模块进行验证,通过检视信号的波形并结合代码反汇编文件,确认各模块功能都正确;因系统验证复杂度较高,仅对系统进行回环验证,通过以太网侧成功发送和接收到数据包,并且数据内容比对一致,最终确认SoC系统功能的正确性。
基于Cortex-M3的以太网SoC的设计与验证
这是一篇关于Cortex-M3,以太网,SoC,软硬件协同的论文, 主要内容为随着互联网技术的飞速发展以及个人计算机的广泛使用,支持PCIe的以太网网卡芯片变得不可或缺。本文依托“支持PCIe的以太网网卡芯片”项目,根据项目指标要求,实现的以太网芯片需要集成以太网控制器和PCIe控制器,包含以太网PHY和PCIe PHY,能够支持IEEE802.3协议及GMII接口传输并含有PCIe金手指,能够实现以太网数据包的正确收发并具备远程唤醒和功耗管理的功能。本文研究基于软硬件协同的思想,在硬件方面,首先完成以太网SoC系统总体架构设计、Cortex-M3架构设计及以太网MAC控制器设计,然后根据设计的架构使用Verilog语言对MAC事务层、低功耗模块、总线矩阵和存储模块进行逻辑实现。其中低功耗的实现通过软件程序的控制和硬件功耗管理模块的支持,不需要改变介质访问控制器的结构,逻辑实现简单。此外针对Cortex-M3所连外设及分配的地址来设计总线矩阵,并采取固定优先级的分布式仲裁方式,能够提升系统性能。在软件方面,基于GCC工具链,使用CMSIS工具包编写了上电初始化程序和四个中断处理子程序。通过编写软件程序进行系统控制,具有实现简单和执行速度快的优点,并且仅修改硬件地址后便可实现程序的复用,可移植性好。本论文研究基于UVM验证方法学,使用VIP搭建了系统验证环境,对设计的各个硬件模块进行验证,通过检视信号的波形并结合代码反汇编文件,确认各模块功能都正确;因系统验证复杂度较高,仅对系统进行回环验证,通过以太网侧成功发送和接收到数据包,并且数据内容比对一致,最终确认SoC系统功能的正确性。
基于硬件仿真加速器的JTAG虚拟调试系统的设计与实现
这是一篇关于软硬件协同,硬件仿真加速器,虚拟调试系统,VIP,JTAG的论文, 主要内容为随着微电子技术的不断发展,集成电路工艺水平的不断提高,芯片设计的难度和复杂度也在不断提升,设计的验证工作耗时逐渐超过设计本身。因此,芯片验证方法学的研究在学术界与工业界获得了更为广泛的关注,选择一种合适的芯片验证方法对于芯片团队开发效率的提升有着重要的意义。现有对于DUT的调试,只能通过插入动态探针和静态探针的形式以获取内部信号的信息。此方法需要占用额外的配件资源,并且灵活性不高。特别是对于静态探针法来说,其还需要去重新编译、综合、布局布线再上板,这种测试方式同样也不能测试DUT上运行的软件。在常规方案中,当对DUT进行调试时,其内的JTAG信号引脚需要连接到JLINK、TLINK等硬件设备相应的引脚上才能进行调试。此方案需要经常拆机接线,对于系统的安全性和稳定性将会带来较大的影响。基于硬件仿真加速器EMU-1000,本文提出了JTAG虚拟调试系统的整体框架,并将其划分为JTAG-VIP和GDB+Open OCD+JTAG＿GDB Proxy两部分进行设计。此JTAG虚拟调试系统实现了调试工具和操作系统的弱相关性,提升了调试系统的灵活性。此外,JTAG虚拟调试系统可以使用单步调试、设置断点等调试手段,也可以对无操作系统的DUT进行调试。本文的主要工作有:1.在对比分析SCE-MI协议的接口方式和硬件仿真加速器的工作原理上,基于国产硬件仿真加速器EMU-1000,本文设计并搭建了JTAG-VIP的整体框架,为JTAG虚拟调试系统的实现提供了硬件侧模块和软硬件交互模块。首先,本文设计了软件侧的API函数,其中包括初始化函数、销毁函数、数据发送函数以及数据接收函数等。其次,通过使用SCE-MI协议提供的function-based接口,本文设计并实现了软硬件之间的数据交互逻辑。最后,本文给出了硬件侧事务收发逻辑及BFM模块的设计方案,分别搭建了软硬件协同仿真验证平台与软件模拟验证平台,完成了本文提出的JTAG-VIP设计的功能和性能验证与结果分析。2.设计了GDB+Open OCD+JTAG＿GDB Proxy框架,为JTAG虚拟调试系统的实现提供了软件侧设计模块。引入Open OCD作为GDBServer,设计了JTAG＿GDB Proxy子模块,实现了Open OCD与JTAG＿GDB Proxy之间基于VPI协议的交互。搭建JTAG虚拟调试系统的软件仿真平台,对设计的GDB+Open OCD+JTAG＿GDB Proxy框架进行验证。结果表明,本文所建立的框架满足JTAG虚拟调试系统的软件侧所需功能。3.完成了本文提出的基于硬件仿真加速器的JTAG虚拟调试系统的功能和性能的测试评估与结果分析。实验结果表明:本文设计的JTAG虚拟调试系统实现了功能全覆盖;同时,相比基于软件仿真验证平台的JTAG虚拟调试系统,本文获得了52倍性能提升;相比基于ICE验证平台的JTAG虚拟调试系统,在100次测试验证中,本文结果在稳定性方面提升10%,满足设计要求。
基于Cortex-M3的以太网SoC的设计与验证
这是一篇关于Cortex-M3,以太网,SoC,软硬件协同的论文, 主要内容为随着互联网技术的飞速发展以及个人计算机的广泛使用,支持PCIe的以太网网卡芯片变得不可或缺。本文依托“支持PCIe的以太网网卡芯片”项目,根据项目指标要求,实现的以太网芯片需要集成以太网控制器和PCIe控制器,包含以太网PHY和PCIe PHY,能够支持IEEE802.3协议及GMII接口传输并含有PCIe金手指,能够实现以太网数据包的正确收发并具备远程唤醒和功耗管理的功能。本文研究基于软硬件协同的思想,在硬件方面,首先完成以太网SoC系统总体架构设计、Cortex-M3架构设计及以太网MAC控制器设计,然后根据设计的架构使用Verilog语言对MAC事务层、低功耗模块、总线矩阵和存储模块进行逻辑实现。其中低功耗的实现通过软件程序的控制和硬件功耗管理模块的支持,不需要改变介质访问控制器的结构,逻辑实现简单。此外针对Cortex-M3所连外设及分配的地址来设计总线矩阵,并采取固定优先级的分布式仲裁方式,能够提升系统性能。在软件方面,基于GCC工具链,使用CMSIS工具包编写了上电初始化程序和四个中断处理子程序。通过编写软件程序进行系统控制,具有实现简单和执行速度快的优点,并且仅修改硬件地址后便可实现程序的复用,可移植性好。本论文研究基于UVM验证方法学,使用VIP搭建了系统验证环境,对设计的各个硬件模块进行验证,通过检视信号的波形并结合代码反汇编文件,确认各模块功能都正确;因系统验证复杂度较高,仅对系统进行回环验证,通过以太网侧成功发送和接收到数据包,并且数据内容比对一致,最终确认SoC系统功能的正确性。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：源码港湾 ，原文地址：https://m.bishedaima.com/lunwen/54466.html
