基于硬件仿真加速器的JTAG虚拟调试系统的设计与实现
这是一篇关于软硬件协同,硬件仿真加速器,虚拟调试系统,VIP,JTAG的论文, 主要内容为随着微电子技术的不断发展,集成电路工艺水平的不断提高,芯片设计的难度和复杂度也在不断提升,设计的验证工作耗时逐渐超过设计本身。因此,芯片验证方法学的研究在学术界与工业界获得了更为广泛的关注,选择一种合适的芯片验证方法对于芯片团队开发效率的提升有着重要的意义。现有对于DUT的调试,只能通过插入动态探针和静态探针的形式以获取内部信号的信息。此方法需要占用额外的配件资源,并且灵活性不高。特别是对于静态探针法来说,其还需要去重新编译、综合、布局布线再上板,这种测试方式同样也不能测试DUT上运行的软件。在常规方案中,当对DUT进行调试时,其内的JTAG信号引脚需要连接到JLINK、TLINK等硬件设备相应的引脚上才能进行调试。此方案需要经常拆机接线,对于系统的安全性和稳定性将会带来较大的影响。基于硬件仿真加速器EMU-1000,本文提出了JTAG虚拟调试系统的整体框架,并将其划分为JTAG-VIP和GDB+Open OCD+JTAG＿GDB Proxy两部分进行设计。此JTAG虚拟调试系统实现了调试工具和操作系统的弱相关性,提升了调试系统的灵活性。此外,JTAG虚拟调试系统可以使用单步调试、设置断点等调试手段,也可以对无操作系统的DUT进行调试。本文的主要工作有:1.在对比分析SCE-MI协议的接口方式和硬件仿真加速器的工作原理上,基于国产硬件仿真加速器EMU-1000,本文设计并搭建了JTAG-VIP的整体框架,为JTAG虚拟调试系统的实现提供了硬件侧模块和软硬件交互模块。首先,本文设计了软件侧的API函数,其中包括初始化函数、销毁函数、数据发送函数以及数据接收函数等。其次,通过使用SCE-MI协议提供的function-based接口,本文设计并实现了软硬件之间的数据交互逻辑。最后,本文给出了硬件侧事务收发逻辑及BFM模块的设计方案,分别搭建了软硬件协同仿真验证平台与软件模拟验证平台,完成了本文提出的JTAG-VIP设计的功能和性能验证与结果分析。2.设计了GDB+Open OCD+JTAG＿GDB Proxy框架,为JTAG虚拟调试系统的实现提供了软件侧设计模块。引入Open OCD作为GDBServer,设计了JTAG＿GDB Proxy子模块,实现了Open OCD与JTAG＿GDB Proxy之间基于VPI协议的交互。搭建JTAG虚拟调试系统的软件仿真平台,对设计的GDB+Open OCD+JTAG＿GDB Proxy框架进行验证。结果表明,本文所建立的框架满足JTAG虚拟调试系统的软件侧所需功能。3.完成了本文提出的基于硬件仿真加速器的JTAG虚拟调试系统的功能和性能的测试评估与结果分析。实验结果表明:本文设计的JTAG虚拟调试系统实现了功能全覆盖;同时,相比基于软件仿真验证平台的JTAG虚拟调试系统,本文获得了52倍性能提升;相比基于ICE验证平台的JTAG虚拟调试系统,在100次测试验证中,本文结果在稳定性方面提升10%,满足设计要求。
基于软硬件协同仿真的AXI4 VIP的设计与验证
这是一篇关于协同仿真,硬件仿真加速器,VIP,事务级,AXI4的论文, 主要内容为随着芯片功能和结构复杂度的不断提升,芯片开发过程日益规范化。芯片验证技术是保证芯片能够成功流片的关键技术之一,对于芯片开发有着举足轻重的意义。在芯片验证领域中,基于传统软件模拟仿真的验证技术具有顺序执行特性且需要信号时钟同步,导致了传统验证过程占据了芯片开发周期中70%以上的时间,难以满足现今超大规模集成电路项目的开发需要。因此,在软件模拟仿真的基础上,基于硬件仿真加速的软硬件协同验证方法得到了快速发展。基于上述分析,以国产硬件仿真加速器EMU-1000为研究基础,提出了一种SCEMI协议栈的具体实现方案。在此基础上,设计并实现了基于软硬件协同仿真的AXI4事务级VIP软硬件协同框架,有效提高了基于AXI4协议的IP核验证效率。主要工作包括以下几个方面:1.对目前主流仿真加速技术展开了深入研究,总结了软件模拟、协同模拟和协同仿真等技术的优缺点,为后续的研究工作奠定了基础。首先介绍了软硬件协同仿真技术加速的原理,并分析了事务级软硬件协同仿真在通信传输上的优势,然后阐述了硬件仿真加速器系统。其次,研究了SCE-MI标准协同仿真建模接口技术,并深入分析了SCE-MI协议中的软硬件交互通道。最后,总结了AXI4总线的分类、通道信号、握手机制和基本读写传输技术。2.基于前文的理论研究,提出了一种SCE-MI协议栈中硬件端的具体实现方案,设计了基于软硬件协同仿真的AXI4事务级VIP软硬件协同框架,并详细分析了硬件端事务处理器的实现细节。具体而言,针对SCE-MI硬件端的实现方案,主要设计了时序模块、Macro-based、Pipe-based和Function-based的硬件端逻辑。其次,设计了AXI4-Full Master、AXI4-Full Slave、AXI4-Lite Master、AXI4-Lite Slave、AXI4-Stream Master、AXI4-Stream Slave六个事务级VIP的软硬件协同框架。最后以AXI4-Full Master VIP为例,实例化分析了硬件端事务处理器的实现细节。3.基于协同仿真验证理论,提出了一种SCE-MI协议栈中软件端的具体实现方案,设计了软件端事务代理和Testbench。具体而言,针对SCE-MI软件端的实现方案,主要设计了Macro-based、Pipe-based和Function-based等部分的软件端。其次,以AXI4-Full Master VIP为例,分析了软件端事务代理中API函数和软件端Testbench的实现细节。4.对设计的基于软硬件协同仿真的AXI4-Full Master VIP进行了功能和性能上的评估。实验结果表明,设计的VIP实现了功能全覆盖,同时相比于基于软件模拟的VIP在仿真加速比上获得了44倍的性能提升。此外,设计的VIP实际最大仿真频率达到了5MHz,满足设计要求。
基于硬件仿真加速器的JTAG虚拟调试系统的设计与实现
这是一篇关于软硬件协同,硬件仿真加速器,虚拟调试系统,VIP,JTAG的论文, 主要内容为随着微电子技术的不断发展,集成电路工艺水平的不断提高,芯片设计的难度和复杂度也在不断提升,设计的验证工作耗时逐渐超过设计本身。因此,芯片验证方法学的研究在学术界与工业界获得了更为广泛的关注,选择一种合适的芯片验证方法对于芯片团队开发效率的提升有着重要的意义。现有对于DUT的调试,只能通过插入动态探针和静态探针的形式以获取内部信号的信息。此方法需要占用额外的配件资源,并且灵活性不高。特别是对于静态探针法来说,其还需要去重新编译、综合、布局布线再上板,这种测试方式同样也不能测试DUT上运行的软件。在常规方案中,当对DUT进行调试时,其内的JTAG信号引脚需要连接到JLINK、TLINK等硬件设备相应的引脚上才能进行调试。此方案需要经常拆机接线,对于系统的安全性和稳定性将会带来较大的影响。基于硬件仿真加速器EMU-1000,本文提出了JTAG虚拟调试系统的整体框架,并将其划分为JTAG-VIP和GDB+Open OCD+JTAG＿GDB Proxy两部分进行设计。此JTAG虚拟调试系统实现了调试工具和操作系统的弱相关性,提升了调试系统的灵活性。此外,JTAG虚拟调试系统可以使用单步调试、设置断点等调试手段,也可以对无操作系统的DUT进行调试。本文的主要工作有:1.在对比分析SCE-MI协议的接口方式和硬件仿真加速器的工作原理上,基于国产硬件仿真加速器EMU-1000,本文设计并搭建了JTAG-VIP的整体框架,为JTAG虚拟调试系统的实现提供了硬件侧模块和软硬件交互模块。首先,本文设计了软件侧的API函数,其中包括初始化函数、销毁函数、数据发送函数以及数据接收函数等。其次,通过使用SCE-MI协议提供的function-based接口,本文设计并实现了软硬件之间的数据交互逻辑。最后,本文给出了硬件侧事务收发逻辑及BFM模块的设计方案,分别搭建了软硬件协同仿真验证平台与软件模拟验证平台,完成了本文提出的JTAG-VIP设计的功能和性能验证与结果分析。2.设计了GDB+Open OCD+JTAG＿GDB Proxy框架,为JTAG虚拟调试系统的实现提供了软件侧设计模块。引入Open OCD作为GDBServer,设计了JTAG＿GDB Proxy子模块,实现了Open OCD与JTAG＿GDB Proxy之间基于VPI协议的交互。搭建JTAG虚拟调试系统的软件仿真平台,对设计的GDB+Open OCD+JTAG＿GDB Proxy框架进行验证。结果表明,本文所建立的框架满足JTAG虚拟调试系统的软件侧所需功能。3.完成了本文提出的基于硬件仿真加速器的JTAG虚拟调试系统的功能和性能的测试评估与结果分析。实验结果表明:本文设计的JTAG虚拟调试系统实现了功能全覆盖;同时,相比基于软件仿真验证平台的JTAG虚拟调试系统,本文获得了52倍性能提升;相比基于ICE验证平台的JTAG虚拟调试系统,在100次测试验证中,本文结果在稳定性方面提升10%,满足设计要求。
基于事务级的软硬件协同仿真验证系统的设计与实现
这是一篇关于协同仿真,事务级,SCE-MI协议,VIP,仿真加速的论文, 主要内容为随着芯片行业不断发展,电路的规模和复杂度不断提高,而在芯片开发过程当中,对设计的正确性的验证往往比设计本身花费更多的时间,纯粹的用计算机软件来仿真已经不能满足快节奏的芯片开发需求。同时,随着设计规模扩大,搭建验证平台的难度和耗时不断增加,对仿真技术的研究已经成为IC行业的发展重点之一。本课题基于协同仿真技术,使用硬件对仿真进行加速,设计并实现了具有明显的仿真加速效果的基于事务级的软硬件协同仿真验证系统。通过对系统的事务层的优化,极大的提升了系统的灵活性和验证平台的搭建效率。主要完成了以下五方面的工作:第一、为实现系统设计,本论文对协同仿真技术和SCE-MI协议进行了深入研究,将系统分为软件侧、硬件侧、存储空间三部分。通过存储空间的映射,实现了完全抛开具体电路,通过在软件端对存储空间的读写访问实现软件端对硬件端的操作,把实际的物理通道从验证系统中剥离出来。存储空间的地址对于软件系统和硬件系统是统一的,所以无论系统的通讯通道如何改变,都不需要再重新修改应用层设计,这使得该系统具有良好的可移植性。第二、采用分层设计的方法,实现了软硬件协同仿真验证系统。本论文设计了事务层的三种不同形式接口,通过调用接口即可完成软硬件通信;为保证验证平台与DUT之间的通信精准,设计了时钟控制模块,在软硬件通信时冻结DUT的时钟;为实现真实的端口连接,设计并实现了接口通道建立方案;使用PCIe建立了物理层通道,实现了软硬件底层的通信。第三、对系统事务层进行了优化。通过共用代理层的设计,将事务层接口的使用简单化。基于面向对象编程的思维,本论文设计了基于对象的VIP创建和使用方法。针对接口使用时的时钟卡死和数据对象混乱问题,完成了事务层接口的配合设计和对象指针的复现设计。第四、深入研究了基于SCE-MI协议的VIP设计方式,结合事务层优化方案,设计了基于协同仿真的事务级VIP设计范式,便于常用VIP的设计。并根据设计范式,完成了UART-VIP的设计,实现了其运行时可配置、错误注入、错误检测、波特率检测和帧间隔实践报告的功能。第五、为了对系统进行测试和性能分析,设计实验并搭建了验证平台。得到了系统设计正确、事务层优化成功和仿真加速效果明显的结论。并且,通过对实验结果的分析得知,系统的加速效果随着DUT规模和事务信息量的增大可以继续提升。
基于软硬件协同仿真的AXI4 VIP的设计与验证
这是一篇关于协同仿真,硬件仿真加速器,VIP,事务级,AXI4的论文, 主要内容为随着芯片功能和结构复杂度的不断提升,芯片开发过程日益规范化。芯片验证技术是保证芯片能够成功流片的关键技术之一,对于芯片开发有着举足轻重的意义。在芯片验证领域中,基于传统软件模拟仿真的验证技术具有顺序执行特性且需要信号时钟同步,导致了传统验证过程占据了芯片开发周期中70%以上的时间,难以满足现今超大规模集成电路项目的开发需要。因此,在软件模拟仿真的基础上,基于硬件仿真加速的软硬件协同验证方法得到了快速发展。基于上述分析,以国产硬件仿真加速器EMU-1000为研究基础,提出了一种SCEMI协议栈的具体实现方案。在此基础上,设计并实现了基于软硬件协同仿真的AXI4事务级VIP软硬件协同框架,有效提高了基于AXI4协议的IP核验证效率。主要工作包括以下几个方面:1.对目前主流仿真加速技术展开了深入研究,总结了软件模拟、协同模拟和协同仿真等技术的优缺点,为后续的研究工作奠定了基础。首先介绍了软硬件协同仿真技术加速的原理,并分析了事务级软硬件协同仿真在通信传输上的优势,然后阐述了硬件仿真加速器系统。其次,研究了SCE-MI标准协同仿真建模接口技术,并深入分析了SCE-MI协议中的软硬件交互通道。最后,总结了AXI4总线的分类、通道信号、握手机制和基本读写传输技术。2.基于前文的理论研究,提出了一种SCE-MI协议栈中硬件端的具体实现方案,设计了基于软硬件协同仿真的AXI4事务级VIP软硬件协同框架,并详细分析了硬件端事务处理器的实现细节。具体而言,针对SCE-MI硬件端的实现方案,主要设计了时序模块、Macro-based、Pipe-based和Function-based的硬件端逻辑。其次,设计了AXI4-Full Master、AXI4-Full Slave、AXI4-Lite Master、AXI4-Lite Slave、AXI4-Stream Master、AXI4-Stream Slave六个事务级VIP的软硬件协同框架。最后以AXI4-Full Master VIP为例,实例化分析了硬件端事务处理器的实现细节。3.基于协同仿真验证理论,提出了一种SCE-MI协议栈中软件端的具体实现方案,设计了软件端事务代理和Testbench。具体而言,针对SCE-MI软件端的实现方案,主要设计了Macro-based、Pipe-based和Function-based等部分的软件端。其次,以AXI4-Full Master VIP为例,分析了软件端事务代理中API函数和软件端Testbench的实现细节。4.对设计的基于软硬件协同仿真的AXI4-Full Master VIP进行了功能和性能上的评估。实验结果表明,设计的VIP实现了功能全覆盖,同时相比于基于软件模拟的VIP在仿真加速比上获得了44倍的性能提升。此外,设计的VIP实际最大仿真频率达到了5MHz,满足设计要求。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：代码向导 ，原文地址：https://m.bishedaima.com/lunwen/54906.html
