基于混合加密的激光测距数据传输系统设计
这是一篇关于FPGA,变长编码,混合加密,千兆以太网,激光测距的论文, 主要内容为激光测距凭借其高精度、高分辨率和抗干扰性好等特点被广泛应用于军事测量和地理测绘等领域。随着在上述领域测量需求的提高,导致激光测距产生的数据量更大,对精确度要求更高,从而对传输效率和准确度提出更高的要求;同时为了保护在上述领域测距数据所承载的信息,提高数据安全性是不可忽视的方面。为此,本文利用集成ARM架构的FPGA器件,采用软硬件协同的设计方式,设计并实现一种基于TCP/IP协议且可对数据进行变长编码和混合加密的数据传输系统。论文首先介绍数据传输系统相关理论及软硬件设计方案。在此基础上,利用FPGA硬件逻辑,根据激光测距输出数据特点,设计实现了两级流水线结构的Varint编码算法,提出了一种针对可变长字节的存储优化方案,并设计实现解码算法。为了保护数据和密钥安全,采用混合加解密方式,对需要实时处理的数据,优化了AES电路为半内外流水线结构以提高数据吞吐率;对只需加密一次的密钥,使用基于ME-LR模幂运算和基于移位加减的模乘运算设计实现RSA算法以节省逻辑资源。利用ARM处理器,配置硬件逻辑相关寄存器,依托Lw IP协议栈,在应用层设计了自定义的以太网发送函数实现密文数据的发送。为了方便密钥的获取,使用串口实现密钥数据的获取。最后,本文搭建测试环境,设计实验对传输系统进行功能验证和性能测试分析。实验结果表明此传输系统功能正常,可实现数据无损压缩、加密和发送。其中使用的以太网传输速率最大为311Mbps,AES算法在200MHz下最大吞吐率可达1.34Gbps。据此,本次设计的数据传输系统实现了预期功能。
基于软件无线电构架的深空测控接收机研究
这是一篇关于深空探测,软件无线电,千兆以太网,B/S架构的论文, 主要内容为深空测控接收机是深空测控网系统中的进行无线电信号接收采样、数据处理以及数据存储的重要设备,通过对这些来自探测器和宇宙天体的无线电信号的分析处理,可以确定探测器的轨道,获知宇宙天体的星体特性。而在软件无线电架构下实现的接收机系统,有更好的灵活性、开放性和较长的生命周期,广为国内外接收机系统所采用,具有很大的研究和应用价值。文章分析了国内外各种无线电接收机的结构特点,以ARM处理器作为主控制器、结合高速ADC和高速FPGA设计实现了软件无线电接收机系统RSR-ARM (Radio Science Receiver With ARM Microcontroller).确定了RSR-ARM系统层叠式的硬件结构,以及ADC模块、FPGA模块和ARM模块各自完成的功能。在此基础上,对FPGA高速信号处理模块的各个子模块进行了研究实现：高速串并转换器对来自ADC的达GHz采样率的高速数据进行降速,方便进一步处理;下变频模块采用3级下变频实现,以较小的资源占用实现了大范围、小步长的本振频率设置；采用多级降采样的方案,适应深空探测任务中多种速率数据的需求；基于AHB (Advanced High Performance Bus, 高级高性能总线)总线,实现了FPGA和ARM的数据交互和总线地址映射；分物理层、数据链路层和上位机接收三部分实现了千兆以太网数据传输模块,并约定了RSR-ARM网络帧和数据包的结构,经过测试该模块可以实现512Mbps的高速数据传输存储。其次对基于嵌入式Linux系统的ARM控制软件系统进行了设计实现,整个软件系统分为驱动层、控制层、服务层和客户层四部分,它们从底层开始将系统硬件的控制和监控操作逐层封装,然后基于B/S (Brower/Server,浏览器／服务器)架构,以Web网页的形式把RSR的控制界面呈现给用户,界面简明,操作简单,同时支持网页远程控制和实时信息反馈；计划文件系统使得用户可以设置定时任务,无需时刻关注系统状态,更精确准时的执行观测任务。另外,将数据存储任务从系统分离出来,交给上位机千兆以太网高速数据接收程序来完成,减少了系统的运行负担。最后对整个RSR-ARM系统进行了完整的测试,包括输入特性测试、数据存储测试、NCO频率范围和步长测试以及通道一致性测试,最终汇总的系统指标说明采用模块化的设计方法的RSR-ARM系统功能完善,灵活性强,易于维护,满足设计的各项指标。
基于软件无线电构架的深空测控接收机研究
这是一篇关于深空探测,软件无线电,千兆以太网,B/S架构的论文, 主要内容为深空测控接收机是深空测控网系统中的进行无线电信号接收采样、数据处理以及数据存储的重要设备,通过对这些来自探测器和宇宙天体的无线电信号的分析处理,可以确定探测器的轨道,获知宇宙天体的星体特性。而在软件无线电架构下实现的接收机系统,有更好的灵活性、开放性和较长的生命周期,广为国内外接收机系统所采用,具有很大的研究和应用价值。文章分析了国内外各种无线电接收机的结构特点,以ARM处理器作为主控制器、结合高速ADC和高速FPGA设计实现了软件无线电接收机系统RSR-ARM (Radio Science Receiver With ARM Microcontroller).确定了RSR-ARM系统层叠式的硬件结构,以及ADC模块、FPGA模块和ARM模块各自完成的功能。在此基础上,对FPGA高速信号处理模块的各个子模块进行了研究实现：高速串并转换器对来自ADC的达GHz采样率的高速数据进行降速,方便进一步处理;下变频模块采用3级下变频实现,以较小的资源占用实现了大范围、小步长的本振频率设置；采用多级降采样的方案,适应深空探测任务中多种速率数据的需求；基于AHB (Advanced High Performance Bus, 高级高性能总线)总线,实现了FPGA和ARM的数据交互和总线地址映射；分物理层、数据链路层和上位机接收三部分实现了千兆以太网数据传输模块,并约定了RSR-ARM网络帧和数据包的结构,经过测试该模块可以实现512Mbps的高速数据传输存储。其次对基于嵌入式Linux系统的ARM控制软件系统进行了设计实现,整个软件系统分为驱动层、控制层、服务层和客户层四部分,它们从底层开始将系统硬件的控制和监控操作逐层封装,然后基于B/S (Brower/Server,浏览器／服务器)架构,以Web网页的形式把RSR的控制界面呈现给用户,界面简明,操作简单,同时支持网页远程控制和实时信息反馈；计划文件系统使得用户可以设置定时任务,无需时刻关注系统状态,更精确准时的执行观测任务。另外,将数据存储任务从系统分离出来,交给上位机千兆以太网高速数据接收程序来完成,减少了系统的运行负担。最后对整个RSR-ARM系统进行了完整的测试,包括输入特性测试、数据存储测试、NCO频率范围和步长测试以及通道一致性测试,最终汇总的系统指标说明采用模块化的设计方法的RSR-ARM系统功能完善,灵活性强,易于维护,满足设计的各项指标。
基于混合加密的激光测距数据传输系统设计
这是一篇关于FPGA,变长编码,混合加密,千兆以太网,激光测距的论文, 主要内容为激光测距凭借其高精度、高分辨率和抗干扰性好等特点被广泛应用于军事测量和地理测绘等领域。随着在上述领域测量需求的提高,导致激光测距产生的数据量更大,对精确度要求更高,从而对传输效率和准确度提出更高的要求;同时为了保护在上述领域测距数据所承载的信息,提高数据安全性是不可忽视的方面。为此,本文利用集成ARM架构的FPGA器件,采用软硬件协同的设计方式,设计并实现一种基于TCP/IP协议且可对数据进行变长编码和混合加密的数据传输系统。论文首先介绍数据传输系统相关理论及软硬件设计方案。在此基础上,利用FPGA硬件逻辑,根据激光测距输出数据特点,设计实现了两级流水线结构的Varint编码算法,提出了一种针对可变长字节的存储优化方案,并设计实现解码算法。为了保护数据和密钥安全,采用混合加解密方式,对需要实时处理的数据,优化了AES电路为半内外流水线结构以提高数据吞吐率;对只需加密一次的密钥,使用基于ME-LR模幂运算和基于移位加减的模乘运算设计实现RSA算法以节省逻辑资源。利用ARM处理器,配置硬件逻辑相关寄存器,依托Lw IP协议栈,在应用层设计了自定义的以太网发送函数实现密文数据的发送。为了方便密钥的获取,使用串口实现密钥数据的获取。最后,本文搭建测试环境,设计实验对传输系统进行功能验证和性能测试分析。实验结果表明此传输系统功能正常,可实现数据无损压缩、加密和发送。其中使用的以太网传输速率最大为311Mbps,AES算法在200MHz下最大吞吐率可达1.34Gbps。据此,本次设计的数据传输系统实现了预期功能。
基于FPGA的实时图像采集与传输系统设计
这是一篇关于FPGA,图像采集,DDR3SDRAM,千兆以太网,HDMI接口的论文, 主要内容为随着科技的发展,对于数字图像的采集传输系统已经得到了普遍应用。人们对于图像数据的采集与传输系统数据传输时的高速率、高分辨率、高可靠性等提出了更高的要求。而传统的基于软件系统的串行化处理方式已经愈发不能满足这些要求,因此借助硬件系统来实现图像数据采集与传输已经成为了一个研究热点。基于该热点,本文设计了一种基于FPGA的实时图像采集与传输系统。本系统利用OV5640 CMOS图像传感器来采集高分辨率的视频数据;以Xilinx公司的Artix7系列FPGA芯片为主控制芯片;采用了DDR3 SDRAM并结合乒乓操作存储图像数据以解决视频数据容量过大而FPGA资源不足以存储的问题;采用一路千兆以太网传输数据以保证图像数据在远距离传输时的高速率及高可靠性;采用一路HDMI传输数据以保证图像数据在近距离传输时的高分辨率及高可靠性。本文主要的创新点和工作如下:(1)制定了整个系统的框架,自顶向下将整个系统划分为OV5640驱动模块、图像存储模块、时钟管理模块、图像预处理模块、千兆以太网驱动模块、HDMI驱动模块。并对其中的各个子模块尽量进行参数化设计,用以后续应用在不同场景下方便代码的维护和修改。(2)相对传统的硬件实现采集与传输系统,本系统加入了图像预处理模块。可以方便为后续更加复杂的应用预留出接口。(3)采用了状态机的设计思想完成了摄像头寄存器的配置并将图像数据采集到FPGA当中,其中采用FIFO-IP核解决了数据传输时因为跨时钟域引起的数据亚稳态问题,实现了在DDR3 SDRAM存储器中的数据读写存储。(4)根据千兆以太网和HDMI接口的协议特点,使用Verilog硬件描述语言,采用分模块设计和状态机设计思想,完成了双通道传输模块的RTL设计。(5)将整个顶层系统烧写进FPGA并通过调试验证,最终在上位机和带有HDMI接口的显示屏上面能够传输稳定的图像数据分辨率最高可达1920×1080,达到了系统设计要求。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：源码港湾 ，原文地址：https://m.bishedaima.com/lunwen/54926.html
