高速低功耗LVDS接口收发器设计
这是一篇关于LVDS,CMOS,发射器,接收器,带隙基准的论文, 主要内容为随着电子信息技术不断发展,需要传输的数据信息量越来越大,高速率信号传输应用与日俱增,人们对信息传输速率提出了更高的要求。传统I/O接口由于速度、噪声、功耗等方面的问题无法满足这种要求,低压差分信号(LVDS:Low Voltage Differential Signaling)技术以其具有的高速、低电压、低功耗和抗噪声能力强等优点,在高速数据传输系统中发挥着重要的作用。本文基于对LVDS收发器系统的研究,实现了数据传输速率达12.5Gbps的高速LVDS接口电路设计,其中,在接收机部分,设计了含有电流复用式预放大器的级联式接收机,有效地提高了数据传输的能量效率。全系统采用低电压0.9V供电,共包含了四个模块:发射器、接收器、带隙基准源和分频电路。在发射器中,通过单端转差分电路将单端的数字信号转化为双端差分信号,然后驱动器产生共模电压450m V、摆幅300m V的LVDS信号,在驱动器中使用共模反馈来稳定输出的LVDS共模电平;在接收器中,设计了一种级联式接收机,通过电流复用式预放大器提高接收机的能量效率,实现了高速低功耗,接收器最低可以还原摆幅50m V的输入信号,最大带宽12.5GHz;系统所需的偏置电压与参考电平由带隙基准源提供,由于全系统采用了0.9V的低电压供电,本文设计了基于亚阈值MOS管的比例输出电流式带隙基准源,能够在0.9V的低电压下工作,提供参考电平和偏置电压。为了将高频的方波信号输出到片外观察,本设计分别实现了基于传输门和反相器的D触发器和基于CML(Current mode logic)D触发器组成的分频电路。课题使用Cadence软件进行设计,使用spectre进行仿真验证,并进行了整体系统的全定制版图设计,设计使用TSMC 28nm CMOS 1P10M工艺,并通过calibre进行版图的DRC(Design rule check)和LVS(layout versus schematic)验证。各模块都进行了前后仿真的验证,根据后仿结果,设计实现了能够产生12.5Gbps LVDS信号的发射器;最大带宽12.5GHz,能量效率0.064p J/bit的接收器;能够在0.9V下工作,在0℃～85℃的温度范围内温度系数为14.84ppm/℃的带隙基准源;针对高频方波信号难以从片内传输到片外的情况,实现了两种结构的分频器,并通过后仿真验证了分频功能。在完成系统仿真验证后,进行了流片前的后端设计,IO环使用TSMC通用IO单元,对闩锁效应、天线效应、ESD保护等进行了研究并在片上进行相关设计。对片上的整体系统进行了前仿真验证并最终流片,最后对测试PCB进行了设计。
基于CMOS工艺的毫米波混频器研究与设计
这是一篇关于混频器,CMOS,毫米波,汽车雷达的论文, 主要内容为随着毫米波技术的飞速发展,汽车雷达作为辅助驾驶中的关键传感器,受到了学术界和工业界的广泛关注。由于混频器的频率转换功能至关重要,因此混频器视为射频收发系统中的核心模块。得益于硅基工艺的日益成熟,现如今相应的晶体管特征频率已经能够满足W波段集成电路的设计需求。混频器作为毫米波汽车雷达芯片中的关键模块,对射频系统性能起到关键作用。本文在CMOS毫米波有源混频器方面开展了深入研究。本文的研究内容主要分为以下两个部分:1.77GHz高增益低噪声下变频混频器的研究与设计。为了提高传统混频器在毫米波段的增益,本文设计并分析了一种新型的高增益、低噪声CMOS有源下变频混频器。在设计中采用了改进型跨导提升技术和PMOS动态开关电路,以达到提高跨导和消除噪声的效果。为了提高混频器的性能,设计的结构主要是基于Gilbert单元混频器,并结合并联LC谐振网络、最佳偏置电路和输出buffer电路来实现。仿真结果表明,该下混频器的工作频率为71-86GHz,最大转换增益为18.4d B,LO-RF隔离度大于60d B。在中频频率为200MHz时,测得单边带噪声系数为9.2d B。在1.2V电压和2d Bm的LO功率下,混频器消耗的功率为6.96m W。2.应用于雷达系统的高线性度宽带下混频器的研究与设计。为了解决雷达接收机的线性失真问题,本文提出并设计了一款具有高线性度的90GHz宽带下混频器。在混频器的跨导级,采用了交叉耦合电容和改进型后失真(post distortion,PD)技术,消除三阶非线性带来的影响,有效提高了混频器的线性度。同时,跨导级采用电感负反馈结构以提高线性度,并且电感通过与电容谐振,有效提高了信号的带宽。此外,输出端引入了中频放大器结构,增强电路的增益性能。仿真结果表明,对于工作在82-100GHz频率范围内的有源下变频混频器,最终实现9.2d B的最大电压转换增益,10.3d B的单边带噪声系数,13.7d Bm的输入三阶交调点。混频器电路在1.2V低压下功耗为7.3m W。在本项工作中,使用的混频器设计均采用TSMC 90-nm CMOS工艺。电路设计和前仿真使用先进设计系统(Advanced Design system,ADS)软件进行,最后的版图设计使用Cadence Virtuoso工具实现。以上仿真结果表明,混频器的所有性能参数都符合预期的设计指标。
高精度实时自准直成像及角度识别一体化技术研究
这是一篇关于高精度测量,自准直原理,CMOS,FPGA,图像处理的论文, 主要内容为光电自准直仪是一种利用光学自准直成像原理完成精密测量的仪器,可实现目标物发生小角度偏转或者能够将待测量转化成小角度的精确测量。近年由于航空航天、仪器仪表等高精尖技术产品的研发与制造水平不断提升,用于几何量精密测量的仪器需要进一步提升其测量结果的精确性。传统单自由度测量仪器的测量效率偏低,已无法满足现阶段实时性、高精度、可三自由度同时测量的需求。因此,三自由度同时测量方法研究以及研制相关的仪器设备是当前亟需解决的问题。本文对三自由度测量方法进行了深入研究,基于自准直原理提出一种三自由度同时测量方法,以FPGA作为硬件开发平台,设计了三自由度同时测量系统的主控电路,结合相关的图像处理算法,对采集到的十字丝图像做图像处理,最终实现俯仰角、偏摆角和滚转角的高精度同时测量。搭建了相关的测量实验装置,进行了实验研究,验证了所提测量方法的有效性与可行性。本学位论文主要工作及研究内容如下:1)传统的光电测量仪器只能实现二维方向上的角度同时测量,为实现三自由度的同时测量,提出了系统设计方案。将合作目标换成镀有分光膜的直角棱镜,以达到分光增维测量的目的。在两个光电探测器前均放置一个允许不同波段透过的窄带滤光片,有效地避免了鬼像的形成。分析了衡量光电自准直仪检测性能的评判指标,针对不同自由度的测量原理,选择与之对应的测角数学模型计算。2)根据提出的系统方案,设计了基于自准直的三自由度同时测量系统。基于FPGA硬件平台完成系统设计,包括系统的硬件电路设计和FPGA软件设计两部分,满足系统测量实时性的同时也能实现高精度测量。硬件电路设计中,设计了能够为测量系统提供稳定电源的电路、CMOS图像传感器驱动电路、用于存储图像数据的存储电路、数据传输接口电路以及VGA显示驱动电路。通过FPGA编程设计了图像传感器的驱动模块、LVDS通道数据串并转换模块及数据拼接模块、图像处理模块与VGA图像显示模块。3)针对采集到的十字丝图像存在的问题,提出相关图像处理算法进行优化,在对十字丝狭缝质心定位之前,先对阈值分割后的十字丝进行细化处理,只保留主干信息,质心定位之后,使用Hough变换与最小二乘法相结合的方式完成质心坐标的直线拟合。4)在实验室环境下,搭建了实验平台对所设计的三自由度自准直同时测角系统的精确性、稳定性和可靠性做了一系列相关实验进行验证。分别通过标定实验、稳定性实验和精度对比实验进行验证。由标定实验结果显示,俯仰角和偏摆角的测量相关系数为1.0000;俯仰角存在的最大偏差和标准差值为1.5″和0.59″;偏摆角存在的最大偏差和标准差值为1.4″和0.82″;滚转角存在的最大偏差和标准差值为-4.9″和2.32″,滚转角的测量相关系数为0.9996。由稳定性实验结果显示,三自由度的测量精度偏差在误差允许范围内,即系统能保持较好的测量稳定性;由精度对比实验结果显示,±700″的测量范围里,偏摆角存在的大偏差为3.5″,标准差为2.45″;俯仰角最大偏差为4.1″,标准差为2.79″;滚转角的最大偏差为21.5″,标准偏差为13.56″,三自由度同时测量系统的测角结果满足精度指标要求。
高速低功耗LVDS接口收发器设计
这是一篇关于LVDS,CMOS,发射器,接收器,带隙基准的论文, 主要内容为随着电子信息技术不断发展,需要传输的数据信息量越来越大,高速率信号传输应用与日俱增,人们对信息传输速率提出了更高的要求。传统I/O接口由于速度、噪声、功耗等方面的问题无法满足这种要求,低压差分信号(LVDS:Low Voltage Differential Signaling)技术以其具有的高速、低电压、低功耗和抗噪声能力强等优点,在高速数据传输系统中发挥着重要的作用。本文基于对LVDS收发器系统的研究,实现了数据传输速率达12.5Gbps的高速LVDS接口电路设计,其中,在接收机部分,设计了含有电流复用式预放大器的级联式接收机,有效地提高了数据传输的能量效率。全系统采用低电压0.9V供电,共包含了四个模块:发射器、接收器、带隙基准源和分频电路。在发射器中,通过单端转差分电路将单端的数字信号转化为双端差分信号,然后驱动器产生共模电压450m V、摆幅300m V的LVDS信号,在驱动器中使用共模反馈来稳定输出的LVDS共模电平;在接收器中,设计了一种级联式接收机,通过电流复用式预放大器提高接收机的能量效率,实现了高速低功耗,接收器最低可以还原摆幅50m V的输入信号,最大带宽12.5GHz;系统所需的偏置电压与参考电平由带隙基准源提供,由于全系统采用了0.9V的低电压供电,本文设计了基于亚阈值MOS管的比例输出电流式带隙基准源,能够在0.9V的低电压下工作,提供参考电平和偏置电压。为了将高频的方波信号输出到片外观察,本设计分别实现了基于传输门和反相器的D触发器和基于CML(Current mode logic)D触发器组成的分频电路。课题使用Cadence软件进行设计,使用spectre进行仿真验证,并进行了整体系统的全定制版图设计,设计使用TSMC 28nm CMOS 1P10M工艺,并通过calibre进行版图的DRC(Design rule check)和LVS(layout versus schematic)验证。各模块都进行了前后仿真的验证,根据后仿结果,设计实现了能够产生12.5Gbps LVDS信号的发射器;最大带宽12.5GHz,能量效率0.064p J/bit的接收器;能够在0.9V下工作,在0℃～85℃的温度范围内温度系数为14.84ppm/℃的带隙基准源;针对高频方波信号难以从片内传输到片外的情况,实现了两种结构的分频器,并通过后仿真验证了分频功能。在完成系统仿真验证后,进行了流片前的后端设计,IO环使用TSMC通用IO单元,对闩锁效应、天线效应、ESD保护等进行了研究并在片上进行相关设计。对片上的整体系统进行了前仿真验证并最终流片,最后对测试PCB进行了设计。
面向宽带多功能接收芯片的硅基可重构移相器技术研究
这是一篇关于矢量合成式移相器,CMOS,低噪声放大器的论文, 主要内容为伴随着军事技术的不断发展以及现代通信技术的更新迭代,相控阵雷达系统得到了军用以及民用领域的广泛应用,其相较于传统机械扫描式雷达更加灵活的波束扫描能力、更强的抗干扰能力以及便于集成化、小型化的特点,推动相控阵技术不断发展。单片集成收发芯片作为相控阵雷达技术的核心部分,其承担收发链路的切换以及链路内射频信号的放大、幅度控制、相位调节等功能。由于单片集成收发芯片中发射链路通常需要较大功率,因此多数发射芯片将功率放大器部分采用三五族工艺以确保更高的输出功率,而目前随着硅基工艺的不断进步,以及接收链路对集成度和低成本的更进一步需求,基于硅基工艺的全集成多功能接收芯片逐渐成为学术界以及工业界的热点内容。本文基于SMIC 55nm CMOS工艺,对面向硅基宽带多功能接收芯片的移相器电路和低噪声放大器电路进行了深入研究,具体工作如下:1.介绍了移相器实现相移的基本工作原理,讨论了不同形式的移相器电路结构的优劣,明确了矢量合成式有源移相器的技术优势。通过对矢量合成式移相器的基本工作原理以及电路架构的讨论,确定了后续设计中所采用的移相器电路拓扑结构的基本实现形式,为后续宽带可重构移相器的设计提供了理论基础。2.设计了一款工作在2-18GHz的超宽带可重构矢量合成式移相器,该移相器由可重构正交生成网络、有源负载可变增益放大器、控制数模转换电路构成。分析并阐述了正交生成网络的多种实现形式,设计了基于RC-RL-RC三级级联结构的超宽带可重构正交生成网络电路,基于有源负载吉尔伯特单元的可变增益放大器以及对应的逻辑控制数模转换电路,实现了2-18GHz超宽带工作的可重构矢量合成式移相器电路,电路在整个工作频带内相位RMS误差<3°、移相附加衰减<1d B,实现了良好的工作性能。3.设计了一款工作在9-18GHz的低功耗宽带低噪声放大器,该低噪声放大器基于两级共源电流复用结构实现了低功耗工作特性,采用输入端栅-源变压器结构实现宽带输入匹配和良好的噪声匹配,仿真结果显示了在9-18GHz工作频率范围内噪声系数2.8-3.3d B、增益16-17d B、S11整个频带内<-10d B,消耗7.8m W的功耗,芯片面积(含pad)仅为0.71mm2,具有良好的性能优势。
基于CMOS工艺毫米波接收机前端芯片设计
这是一篇关于CMOS,毫米波,可重构,LNA,接收机前端芯片,巴伦的论文, 主要内容为随着人们对于无线通信设备高速率需求逐渐加大,通信技术进入5G时代。毫米波频段凭借着其高宽带和频谱资源丰富等优点,成为实现高速率无线数据传输的首选。与此同时,硅基CMOS工艺因其成本低廉、集成度高等不可取代的优势成为了毫米波频段无线通信系统设计的主流工艺。由低噪声放大器和混频器组成的接收机前端芯片电路是无线通信系统中的关键模块之一,其性能直接影响着通信系统的灵敏度和通信距离等。本文对CMOS工艺下的低噪声放大器以及毫米波接收机前端芯片电路开展了研究和设计。首先,本文对低噪声放大器和毫米波接收机前端芯片进行了调研,在了解电路的研究进展、工作原理和设计方法的基础上,对所使用的电路结构优缺点进行总结,为后续电路设计打下基础。其次,本文在65nm CMOS工艺下设计了两款低噪声放大器以及一款毫米波接收机前端芯片电路。第一款低噪声放大器由带中和电容的差分共源结构实现。电路采用中和电容结构来解决栅漏电容带来的端口隔离度低、结构稳定性差的问题;采用变压器巴伦结构实现电路阻抗匹配,并且达到电路低损耗和面积小的目的。对电路流片加工后进行测试验证,测试结果表明,在37～43 GHz时,电路小信号增益为19.2～20.5 dB,3 dB带宽为10 GHz(34.5～44.5 GHz)。在整个工作频段内噪声系数为3.1～4.2 dB。芯片整体面积仅0.211 mm2。为满足通信系统呈现多频带工作的发展趋势,设计了一款可重构双频段低噪声放大器。文中推导并详细分析了由可重构网络和放大器等效电路组成的谐振网络的极点特性。通过建立开关两种状态下两个可重构频率与变压器线圈电感比的关系,确定开关的位置和可重构匹配网络的具体参数。通过该方法设计的可重构低噪声放大器电路流片加工后进行测试,测试结果显示,该电路在两个频段(24～29.5 GHz,32～39 GHz)内,小信号增益均大于25 dB,在两个工作频段内峰值增益分别为33.9 dB和28.8 dB;电路噪声系数在两个频段内分别小于4.3 dB和4.6 dB。该可重构低噪声放大器芯片面积仅0.34 mm2。在此基础上,对接收机前端芯片关键电路混频器进行了研究,设计了一款由低噪声放大器与混频器组成的毫米波接收机前端芯片。混频器采用了吉尔伯特单元(Gilbert)作为核心电路。在混频器后续加了两级电阻反馈放大器,对中频信号进行放大的同时完成输出端阻抗匹配。对电路进行流片后测试验证,测试结果表明:在输入射频37～43 GHz,输出中频5～7 GHz整个设计频段内,整体电路转换增益在19.7 dB以上,电路噪声最小值为3.8dB,输出1 dB压缩点在0 dBm左右。包含测试焊盘的电路面积仅为0.334 mm2。本文通过对低噪声放大器包括可重构低噪声放大器和接收机前端芯片的设计方法进行分析,设计了两款低噪声放大器以及一款毫米波接收机前端芯片电路。对比目前在CMOS工艺上完成近似频段的其他低噪声放大器,本文中的两款低噪声放大器在电路噪声、增益以及芯片面积等方面均存在优势。本文对这三个电路的设计方法进行了总结,为后续可重构方案的实现以及毫米波前端芯片的研究提供了设计思路,具有一定的研究价值。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：毕设导航 ，原文地址：https://m.bishedaima.com/lunwen/55191.html
