推荐6篇关于UVM验证的计算机专业论文

今天分享的是关于UVM验证的6篇计算机毕业论文范文, 如果你的论文涉及到UVM验证等主题,本文能够帮助到你

基于UVM的PCIe交换芯片全局路由功能的验证

这是一篇关于高速串行计算机扩展总线,交换芯片,UVM验证,系统级验证的论文, 主要内容为芯片验证是芯片前端开发流程的关键环节,也是整个流程中准确性要求极高且耗时最长的环节。在芯片验证过程中,如何提高准确性以及效率是行业内亟需解决的问题。验证方法学的诞生可以有效地解决这一问题,其中,通用验证方法学(Universal Verification Methodology,UVM)是目前最受欢迎的一种验证方法,其强大的函数库以及各种机制可以大大提升验证的工作效率和准确性。本文利用UVM验证基于高速串行计算机扩展总线标准(Peripheral Component Interconnect Express,PCIe)开发的交换芯片的全局路由功能,具体工作包括:首先,根据芯片的需求说明书提出特性列表,制定芯片整体架构。重点实现交换芯片架构中全局路由模块的功能,使用该模块完成交换芯片的虚拟交换模式配置。全局路由模块通过读取芯片引脚信息,分配交换芯片的上游端口和下游端口,建立全局路由表并指定管理端口,最终划分1-6个虚拟交换机。其次,使用UVM建造完整的系统级验证平台。根据芯片连接的主机数量,为主机分配参考模型,以此模拟待测设计的功能。按照芯片使能端口的数量分配比对数据的计分板,验证芯片全局路由功能的正确性。分析平台中的关键组件代码,制定完整的系统验证方案。最后,分解测试功能点、编写测试用例、仿真和波形分析。随机化芯片模式和端口使能数,验证交换芯片在不同情景下路由功能的正确性。收集代码及功能覆盖率,最终的收集结果显示:代码覆盖率超过90%,表明设计代码的使用程度达到90%;功能覆盖率达到100%,表示验证功能点100%覆盖。本文设计的验证平台,能适配各种PCIe设备,具有高复用性、便于移植的特点,在后续的相关项目中稍作修改即可复用。同时,用于验证的测试用例采用归一化参数,能自动判定待测设计的运行模式,产生当前模式所需的随机激励,实现一条测试用例覆盖多个功能点。

软硬件协同设计的SM4密码算法加速器研究与实现

这是一篇关于SM4,软硬件协同设计,密钥缓存,UVM验证,ZYNQ的论文, 主要内容为SM4密码算法是我国自主设计的商用分组密码算法,在2021年正式成为ISO/IEC国际标准。SM4算法在无线局域网的安全通信领域取得了广泛的应用,是我国在密码学领域的重要研究成果。SM4算法的主要结构为密钥扩展和加密运算的32轮循环迭代运算结构,每轮迭代运算通过线性变换和非线性变换来打乱明文数据。SM4算法运算结构清晰,安全性强,适合软硬件实现。本文对SM4算法加速器的软硬件协同设计与实现进行研究,针对硬件部分,提出了一种基于密钥缓存模块的SM4算法加速器电路结构并完成RTL级电路设计。在SM4算法加速器的电路结构中增加的密钥缓存模块可以缓存最近四次加密运算的轮密钥数据,并在每次运算前对密钥缓存进行查找和更新。如果密钥缓存命中则直接输出32个轮密钥数据,减少了在加密过程中进行32轮密钥扩展迭代运算所占用的32个时钟周期。经测试,本文所设计的SM4算法加速器电路结构的吞吐率相比于常用的循环型加密电路结构的吞吐率提升约40%。相比于常用的流水线型加密电路结构,在吞吐率相当的表现下,FPGA查找表的使用数目减少了约56%。因此基于密钥缓存模块的SM4算法加速器电路结构可以实现均衡的资源占用与运算性能表现。为确保SM4算法加速器硬件模块RTL设计的功能正确性,本文搭建了基于UVM方法学的验证平台来完成高效准确的验证工作。在验证平台中设计的特定测试用例模拟了 SM4算法加速器运行的实际情况,并使用VCS仿真软件结合脚本自动化仿真方法运行验证平台。经过300次特定测试用例的测试,SM4算法加速器的加密结果与参考模型输出结果均保持一致。验证平台的功能覆盖率成功达到100%,代码覆盖率达到99.73%,SM4算法加速器硬件模块的功能正确性得到了可靠验证。软硬件协同设计方法结合了软硬件设计方法各自的优点,可以提升系统的应用灵活性和运算性能。因此软硬件协同设计的SM4算法加速器将SM4算法中运算复杂、资源占用大的密钥扩展、加密运算等模块通过硬件电路实现。运算简单、应用灵活的消息分组,ECB/CBC加密模式等功能使用软件编程实现,并在此基础上完成软件程序设计和系统实现。本文使用ZYNQ开发平台实现SM4算法加速器的软硬件协同设计,软硬件模块的数据通过AXI-Lite接口进行通信。使用软硬件协同设计的SM4算法加速器对SM4算法给出的标准明文和密钥数据进行循环加密1 000 000次的实验,相比于ARM处理器端的纯软件SM4算法加密运算,软硬件协同设计的SM4算法加速器可以减少45%的加密时间。

软硬件协同设计的SM4密码算法加速器研究与实现

基于并行计算架构的去马赛克ASIC设计

这是一篇关于去马赛克,图像信号处理,ASIC设计,Verilog,UVM验证的论文, 主要内容为随着科学技术的不断发展,人们对相机、摄像头等数字成像系统的需求也越来越高。数字成像系统的一个关键就是图像信号处理器,它很大程度上决定了最终图像的质量。而去马赛克技术就是图像信号处理器中不可或缺的一部分,它能将颜色滤波阵列采集的单颜色通道图像进行插值处理,恢复成三颜色通道的彩色图像。如果去马赛克算法实现不当,则可能出现伪彩色、拉链效应以及摩尔纹等失真现象,将会增大后续模块处理图像的难度。学术界对去马赛克算法的研究主要关注图像恢复的质量,但忽视了硬件实现的成本。相比之下,工业界则更看重硬件平台的实时性。以往在过去只能选择低开销、低质量的去马赛克算法,但随着先进半导体工艺的出现,现在可以实现更为复杂的去马赛克算法。因此,如何在硬件上实现高质量、低成本的去马赛克成为了工业界和学术界共同关注的问题。本文选题来自于实际工程项目,针对现有的去马赛克问题提出了改进算法,并在满足硬件平台的相关指标下将其具体实现。主要研究内容如下:(1)提出了一种基于梯度和同质性改进的去马赛克算法。该算法引入色差一致性、方向梯度和同质性等理论,充分利用了拜耳图像的原始信息。其不仅能够硬件实现,还有效地抑制了一些失真现象。通过实验对比证明,在主观图像质量和客观评价指标上优于一些传统方法。(2)设计了一个去马赛克硬件系统。从硬件实现架构到子模块的接口定义,都进行了详细的说明。为了减少数据行缓存,本文提出了一种并行计算架构,有效地减少了去马赛克硬件设计的面积。此外,还重点介绍了矩阵开窗操作的设计方案,并在很多子模块中都进行了复用。最后通过工具检查,本文的硬件设计代码可靠并且能被转换为门级网表。(3)基于通用验证方法学对被测设计单元进行了多方面的测试工作。首先根据测试点分解表单设计了算法功能、寄存器、性能流水、异常场景四个方面的测试用例。其次对该模块进行长时间、多轮数的测试回归,所编写的53个测试用例全部通过且未出现错误。最后搜集到的功能覆盖率和断言覆盖率达到100%,代码覆盖率为97.51%。并且对代码覆盖率中未覆盖的地方都进行了分析,确认未覆盖的地方均对设计逻辑无影响。以上结果表明,本文的去马赛克设计功能完备,能够硬件实现。

FC-AE-ASM接口固件开发

这是一篇关于FC-AE-ASM,光纤通道,UVM验证,FPGA的论文, 主要内容为FC-AE协议子集有多种上层协议,FC-AE-ASM作为其中的一种上层协议,在航电设备之间的数据传输中得到广泛应用,如进行指令控制、信号处理、对传感器及视频的数据进行传输等。在地面实验室对FC-AE-ASM接口设备或FCAE-ASM网络性能进行测试等特定场合下,需要研制FC-AE-ASM接口设备,而相对于使用专用的光纤通道协议芯片而言,FPGA在成本上具有一定的优势,同时具有很强的灵活性,因此一般基于FPGA对FC-AE-ASM接口设备进行研制。针对此类需求,需要进行对FC-AE-ASM接口固件的开发。本文参照光纤通道协议簇各相关协议,对光纤通道协议的各个层次的内容及功能进行了深入研究。采用自顶向下、模块化的设计方法,使用Verilog HDL语言对接口固件进行了设计。整个接口固件结构的各个功能模块根据光纤通道协议各层次实现的功能进行划分,整个结构层次清晰且便于拆分出各层功能,后续进行修改优化也较为容易。接口固件最顶层通过设计的寄存器与外部进行交互,接口简单,方便易用,并且可以较为容易地根据实际的使用需求进行功能扩展。其余各层的功能模块通过使用硬件平台提供的IP和状态机等技术进行功能实现,每一层相互独立,在需要时可以通过适当的修改提取出某层或某几层的功能,方便根据实际需要进行设计开发。为了保证FC-AE-ASM接口逻辑设计的正确性,基于UVM搭建了验证平台。首先,根据固件的设计结构及具体功能制定了验证计划,包括待验证的功能点、激励的产生、结果的检查与覆盖率的收集。然后使用System Verilog语言对验证平台内driver、monitor、sequencer等组件和sequence＿item、sequence等uvm＿object进行设计。最后运行验证平台,得到了验证结果和覆盖率信息并进行了分析,接口固件逻辑通过了功能验证。使用光纤通道交换机和FPGA搭建了硬件测试平台,并使用Qt开发了测试软件,对接口固件逻辑进行板级测试,结果表明FC-AE-ASM接口固件符合相关协议要求,能够实现FC-AE-ASM消息的收发、提供链路服务和接口链路速率调节等功能。