给大家推荐5篇关于数字下变频的计算机专业论文

今天分享的是关于数字下变频的5篇计算机毕业论文范文, 如果你的论文涉及到数字下变频等主题,本文能够帮助到你

基于CORDIC算法的数字下变频ASIC设计与实现

这是一篇关于数字下变频,CORDIC算法,数字滤波器,ASIC设计的论文, 主要内容为基于现代通信理论,利用数字信号处理和微电子技术,软件无线电可以实现快速、可靠的数据传输,数字下变频器(DDC)则可以实现对模数转换器(ADC)的有效控制,从而实现对中频宽带的高速数字信号的传输,通过下变频处理获得基带信号,供DSP处理器作进一步处理,来实现高带宽、高采样率模数转换器(ADC)和低带宽、低采样基带处理器之间的速率匹配。本文在分析了目前主流数字下变频器的设计思想和技术的基础上,结合实际应用场景,改进了传统数字下变频器体系结构和实现算法,设计数字下变频芯片,主要工作如下:(1)完成了数字下变频算法仿真和分析:在掌握了数字下变频器的原理基础上,对本设计中采用的主要算法CORDIC算法进行了分析,并基于MATLAB对整个数字下变频器进行系统设计和建模仿真,验证系统架构的可行性和性能。(2)完成了芯片设计与实现:优化实现了DDC数字下变频芯片数字混频模块以及数字抽取滤波器组模块的寄存器传输级(RTL)实现;基于0.18um标准单元库完成了逻辑综合和后仿真。(3)完成了所设芯片测试和分析:对窄带信号下变频和滤波,在测试开发板上,由FPGA采集SOC中DDC的输出,进行结果分析,性能测试结果表明DDC芯片能满足设计要求,且性能良好。

基于System Generator中频数字接收系统的设计与实现

这是一篇关于System Generator,接收系统,中频采样,数字下变频的论文, 主要内容为本论文讨论的是两通道数字中频接收系统的设计与实现。作为一个实现电子战关键环节的中频数字接收机,受到通信界的研究和探索的机会越来越频繁,随着信息时代和信息社会的到来,应用在中频接收机的软件无线电技术也得到了广泛的关注,通过软件无线电的算法实现不同应用功能,构造通用的、可编程的和高速数字信号处理为一体的平台是软件无线电思想的本质所在。论文用到System Generator for DSP,这是一个能实现软件无线电思想,构建软件无线电算法的软件。在这个软件环境中实现算法是本论文研究的关键。本论文的Xilinx公司系统建模工具System Generator for DSP,它在很多方面扩展了MathWorks公司的Matlab/Similink平台,在这个平台下提供了数字信号处理(DSP)建模环境,简化并加速了DSP系统级硬件设计。它通过建立数字信号处理系统的抽象算法,将抽象算法转化成可靠的硬件实现数字信号处理高层系统设计与Xilinx FPGA实现的“桥梁”。它在MATLAB/Simulink的环境下完成算法的建模,然后生成相应的工程。ISE可对工程进行仿真、综合,最后完成算法的硬件化,也可由System Generator直接生成比特流文件,并下载到FPGA。System Generator for DSP提供了系统建模级设计能力,允许在相同的环境内进行软、硬件仿真、执行和验证,DSP设计者不需要书写HDL代码,也即不熟悉HDL代码的情况下也可以使用。此外,System Generator工具还能完成高级提取,自动编译生成的FPGA代码,也可以通过低级的提取、对FPGA的低层资源进行访问,从而实现高效率FPGA设计建模。目前,基于System Generator的设计方法已在复杂系统实现中展现了强大的潜能,它必将成为未来流行的FPGA开发技术之一。本论文主要研究基于System Generator的两通道中频数字接收机。在SystemGenerator for DSP开发环境中对两个通道数字中频接收系统进行建模,两个通道分别适应0.3MHZ和3MHZ接收符号率的接收,并详细的介绍中频数字下变频的设计理论、接收系统的采样理论以及滤波抽取技术等基本概念。本文按照0.3MHZ和3MHZ下接收符号率分别设计两个滤波抽取变换方案,在System Generator环境中对两个通道的接收方案进行验证仿真,仿真最后比较结果表明方案的可行性。最后对整个中频数字化接收系统以及接收机前端的结构作了详细的介绍并加以实现,两通道系统分别可以实现从90MHZ数据率到12MHZ和1.2MHZ数据率的转变,下变频输出数据信号带宽为10MHZ的基带串行信号。论文设计实现的结论是使用System Generator for DSP建模工具可以有效地缩短设计的时间,为不熟悉HDL语言的DSP设计者提供很大的利益,搭建起DSP设计者和Xilinx FPGA的“桥梁”。

高速数字下变频关键技术研究与设计

这是一篇关于软件无线电,数字下变频,专用集成电路,自动化设计平台的论文, 主要内容为软件无线电系统中,模数转换芯片的采样速率随着半导体技术的发展快速升高,而后端数字信号处理芯片的工作速率是处理高速采样信号的瓶颈,数字下变频系统是解决这一问题的主要方法。数字下变频(Digital Down Converter,DDC)作为软件无线电系统的核心组成部分,可将高速信号转化为低速信号,并进行频谱搬移。设计开发一款高速率、多通道的数字下变频系统一直是研究的热点。本文深入研究了数字下变频的关键技术,运用专用集成电路设计方法实现了一种多路并行高速数字下变频系统,并基于软件编码与硬件电路相结合的思想设计出参数可变的数字下变频自动化设计平台。主要内容如下:首先,分析讨论了用于实现数字下变频系统的相关理论,并重点研究了数字下变频系统的重要组成部分,包含数字控制振荡器、数字混频以及抽取滤波器等模块,为后续高速数字下变频系统设计提供理论支撑。其次,利用硬件描述语言设计了四路并行结构的高速数字下变频系统,对主要模块进行了优化改进,包括基于坐标旋转数字计算算法的四路数字控制振荡器模块,四路正交调制混频器模块和四路并行流水线结构的四级半带抽取滤波器模块。最后,对设计完成的高速数字下变频系统进行了逻辑综合,并根据设计完成的硬件电路代码,采用Python与MATLAB联合编程的方法创建了参数可变的数字下变频自动化设计平台,实现了高速数字下变频系统的自动生成。本文的研究成果主要包括:设计了一个高速数字下变频系统,能够实现将中频信号搬移到基带,同时可实现2倍、4倍、8倍和最高16倍降采样的功能,基于某工艺厂商65 nm标准单元库综合,综合后工作速率可达1 GHz,面积为310984.92μm2,功耗为26.59 m W。创建了数字下变频自动化设计平台,该平台可根据配置参数自动生成相应的数字下变频系统的RTL代码,并输出滤波器的系数及其幅频响应曲线,可降低人工设计代码的出错概率、缩短电路设计周期,大幅提升高速数字下变频系统的设计效率。

弹载雷达数字信号处理系统设计与开发

这是一篇关于弹载雷达,数字下变频,脉冲压缩,弹载雷达综合测试系统,FPGA的论文, 主要内容为本文以弹载雷达数字信号处理系统设计与开发为主要研究内容,根据信号处理器的设计思路与开发流程,分别对数字信号处理系统设计及FPGA开发、弹载雷达综合测试系统介绍及回波仿真以及利用弹载雷达综合测试系统完成信号处理器的测试验证进行了详细介绍。首先,详细介绍了数字信号处理系统的硬件设计及FPGA开发。该信号处理器硬件平台以“小型化、低功耗、高可靠性、标准化”为主要设计方向,平台设计方案选用业界主流的FPGA+DSP架构,其中FPGA芯片选用XILINX公司的Virtex-6系列芯片,DSP芯片选用TI公司的TMS320C6678芯片。本文硬件开发工作主要围绕FPGA展开,FPGA作为主控芯片,主要控制完成AD采样,对采样结果进行数据预处理,主要包括数字下变频和脉冲压缩,以及将预处理后的结果通过高速串行通信接口SRIO乒乓传输给两片DSP芯片进行后续成像处理。其次,详细介绍了弹载雷达综合测试系统以及基于该系统的回波仿真。一般情况下,信号处理器的实际性能往往需要外场实验验证,这种方法费时费力,而且容易受到天气等外在条件的影响,此外全实物的导引头系统外设较多,造价较高,用于信号处理算法的测试验证会带来额外的开销,因此,弹载雷达综合测试系统在实验室测试验证阶段的应用尤为重要。弹载雷达综合测试系统可以模拟雷达前端输出回波信号给信号处理板完成信号处理算法,进而验证信号处理算法性能以及信号处理系统是否工作正常。本文对弹载雷达综合测试系统的主要功能、具体系统软件以及系统通信接口进行了详细描述,给出了基于弹载雷达综合测试系统的回波仿真流程,同时进行了回波仿真测试。最后根据现有实验条件,制定了完备的系统测试验证方案,利用弹载雷达综合测试系统完成FPGA预处理算法以及整个系统的测试验证。首先在弹载雷达综合测试系统中完成仿真回波数据的转换以及回放参数的设置,由弹载雷达综合测试系统输出模拟雷达回波信号以及帧同步和脉冲同步信号,为使测试验证准确可靠,测试中将整个系统划分为前端和后端分阶段进行验证,前端测试为整个系统的阶段性测试,主要验证预处理算法的正确性,后端测试为系统的总体测试,主要验证成像系统是否能够正常工作,其中后端测试在前端测试的基础上完成DSP成像处理算法,并将成像处理结果传输给上位机软件,在软件界面完成实时成像,进而完成整个成像系统功能的测试验证。