基于加密算法的软硬件协同设计与实现及云安全存储研究
这是一篇关于国密算法,云安全存储,混合加密解密,软硬件协同设计,Hadoop的论文, 主要内容为近些年来,随着科技的不断发展,智能时代越来越让人们觉得是可触摸得到的,各个互联网公司的研发技术各个层出不穷,各种APP软件也就随之暴涨,数据的存储就成了问题,而云存储的出现在很大程度上及时解决了数据的存储问题,但是随之而来确是数据的安全问题,而随着使用云存储的公司越来越多,数据安全的问题也随之放大化。本论文中主要是从保护云存储数据安全方面进行研究。在加密算法方面,首先介绍并分析了加密算法,从而主要介绍了国内推广的国密算法以及相比于传统设计方法更具优势的软硬件协同设计方式。在数据保密性方面,主要是提出基于国密算法SM2、SM3和SM4的一种混合加密方式对云存储数据进行加密保护。首先通过纯软件方式实现加密算法,通过对算法加解密所消耗时间以及资源使用情况进行分析,从而对各个模块进行划分,然后采用软硬件协同设计方式实现加密算法,通过分析几种算法的优势劣汰,合理设计了用于云数据存储系统使用的混合加密模型,以此来提高系统数据加解密的效率。在数据存储方面,采用的是Apache旗下专门为数据存储而开发的软件平台Hadoop,它在数据存储方面的优势在现在是不可替换的,而用户注册信息存储使用的是非关系型数据库HBase,但是最终数据的存储位置还是Hadoop的文件管理系统HDFS(Hadoop Distributed File System)上。首先是对Hadoop平台进行了概述,详细介绍了主要组成分布式文件管理系统HDFS和分布式计算框架Map Reduce。其中HDFS能够在不昂贵的设备上部署,而且容错性、扩展性很强;而Map Reduce能够让开发者更容易上手,避免了很多繁琐的细节问题。在上述基础上,本论文提出了混合加密的云数据安全存储系统的设计方案。采用开源框架Spring和Spring MVC通过Web开发技术实现了该系统的可视化操作界面,用于后续文件上传下载、在线浏览文档等操作的进行,然后对系统中使用的混合算法的加解密过程进行了详细的介绍。在后续实验测试中,在电脑上搭建了系统需要的Hadoop集群,安装了需要的一系列软件并配置了相应环境,对系统的用户注册登录、文件的加密上传和下载解密、文件在线浏览等功能进行了测试,一切功能正常。后续还在混合加密模型、SM4算法和纯软件算法实现情况下分别对不同大小文件的加密上传、下载解密进行了测试,获取到对于不同大小文件加解密的平均时间,并对实验数据进行了分析总结。
面向移动端的高能效卷积神经网络加速器的设计与实现
这是一篇关于目标检测,卷积神经网络,FPGA,加速器,软硬件协同设计的论文, 主要内容为人工智能的迅速发展使得现代卷积神经网络在图像分类、图像分割、目标检测等领域取得了巨大成功。随着性能要求越来越高,复杂神经网络模型不断向更深层的网络结构发展,随之带来的是计算量和存储量的显著增加。在某些真实的应用场景如移动或者嵌入式设备上,如此大而复杂的模型难以应用。首先,模型过于庞大,在移动设备上部署时面临着内存不足的问题;其次,一些实时场景要求运行延迟低、响应速度快、分类精度高。因此,研究高能效轻量级的CNN模型并利用硬件对模型进行加速至关重要。本文针对复杂神经网络模型在移动设备上部署时遇到的内存不足的问题,提出了两种神经网络压缩算法对原始Mobile Net-SSD模型进行简化。首先分析了整个网络的性能提升瓶颈,发现点卷积层的参数量和执行时间在网络模型中占比最大。设计的剪枝算法是专门针对点卷积层参数冗余问题而提出的卷积核剪枝,将每层点卷积内的卷积核根据重要性排序,移除在特征提取过程中并不重要的卷积核,剪枝后通过再训练恢复剪枝过程损失的精度。其次,本文提出了INT16量化策略,将训练后的浮点数参数统一转换为定点数参与模型离线预测,一方面能够进一步压缩网络模型,另一方面能减少浮点计算单元的参与,有效提升预测速度。本文针对目标检测算法在面积、功耗受限的移动设备上部署时无法保持高性能和高精度的问题,面向可编程阵列芯片(FPGA)平台提出了一种基于软硬件协同设计方法的Mobile Net-SSD目标检测硬件加速器设计。设计了一种可配置的卷积计算加速阵列,通过循环分块实现不同规模网络层的多粒度并行。在此基础上,进一步设计了一种针对输入缓存的行缓存优化机制,结合直接存取存储器(DMA)和数据流接口传输数据解决传输延迟的瓶颈。实验表明,所提出的目标检测系统的性能功耗比相较于CPU和GPU分别提升了89倍和7倍,相比于以往工作中提出的目标检测系统具有更高的准确度和更优的性能。
软硬件协同设计的SM4密码算法加速器研究与实现
这是一篇关于SM4,软硬件协同设计,密钥缓存,UVM验证,ZYNQ的论文, 主要内容为SM4密码算法是我国自主设计的商用分组密码算法,在2021年正式成为ISO/IEC国际标准。SM4算法在无线局域网的安全通信领域取得了广泛的应用,是我国在密码学领域的重要研究成果。SM4算法的主要结构为密钥扩展和加密运算的32轮循环迭代运算结构,每轮迭代运算通过线性变换和非线性变换来打乱明文数据。SM4算法运算结构清晰,安全性强,适合软硬件实现。本文对SM4算法加速器的软硬件协同设计与实现进行研究,针对硬件部分,提出了一种基于密钥缓存模块的SM4算法加速器电路结构并完成RTL级电路设计。在SM4算法加速器的电路结构中增加的密钥缓存模块可以缓存最近四次加密运算的轮密钥数据,并在每次运算前对密钥缓存进行查找和更新。如果密钥缓存命中则直接输出32个轮密钥数据,减少了在加密过程中进行32轮密钥扩展迭代运算所占用的32个时钟周期。经测试,本文所设计的SM4算法加速器电路结构的吞吐率相比于常用的循环型加密电路结构的吞吐率提升约40%。相比于常用的流水线型加密电路结构,在吞吐率相当的表现下,FPGA查找表的使用数目减少了约56%。因此基于密钥缓存模块的SM4算法加速器电路结构可以实现均衡的资源占用与运算性能表现。为确保SM4算法加速器硬件模块RTL设计的功能正确性,本文搭建了基于UVM方法学的验证平台来完成高效准确的验证工作。在验证平台中设计的特定测试用例模拟了 SM4算法加速器运行的实际情况,并使用VCS仿真软件结合脚本自动化仿真方法运行验证平台。经过300次特定测试用例的测试,SM4算法加速器的加密结果与参考模型输出结果均保持一致。验证平台的功能覆盖率成功达到100%,代码覆盖率达到99.73%,SM4算法加速器硬件模块的功能正确性得到了可靠验证。软硬件协同设计方法结合了软硬件设计方法各自的优点,可以提升系统的应用灵活性和运算性能。因此软硬件协同设计的SM4算法加速器将SM4算法中运算复杂、资源占用大的密钥扩展、加密运算等模块通过硬件电路实现。运算简单、应用灵活的消息分组,ECB/CBC加密模式等功能使用软件编程实现,并在此基础上完成软件程序设计和系统实现。本文使用ZYNQ开发平台实现SM4算法加速器的软硬件协同设计,软硬件模块的数据通过AXI-Lite接口进行通信。使用软硬件协同设计的SM4算法加速器对SM4算法给出的标准明文和密钥数据进行循环加密1 000 000次的实验,相比于ARM处理器端的纯软件SM4算法加密运算,软硬件协同设计的SM4算法加速器可以减少45%的加密时间。
软硬件协同设计的SM4密码算法加速器研究与实现
这是一篇关于SM4,软硬件协同设计,密钥缓存,UVM验证,ZYNQ的论文, 主要内容为SM4密码算法是我国自主设计的商用分组密码算法,在2021年正式成为ISO/IEC国际标准。SM4算法在无线局域网的安全通信领域取得了广泛的应用,是我国在密码学领域的重要研究成果。SM4算法的主要结构为密钥扩展和加密运算的32轮循环迭代运算结构,每轮迭代运算通过线性变换和非线性变换来打乱明文数据。SM4算法运算结构清晰,安全性强,适合软硬件实现。本文对SM4算法加速器的软硬件协同设计与实现进行研究,针对硬件部分,提出了一种基于密钥缓存模块的SM4算法加速器电路结构并完成RTL级电路设计。在SM4算法加速器的电路结构中增加的密钥缓存模块可以缓存最近四次加密运算的轮密钥数据,并在每次运算前对密钥缓存进行查找和更新。如果密钥缓存命中则直接输出32个轮密钥数据,减少了在加密过程中进行32轮密钥扩展迭代运算所占用的32个时钟周期。经测试,本文所设计的SM4算法加速器电路结构的吞吐率相比于常用的循环型加密电路结构的吞吐率提升约40%。相比于常用的流水线型加密电路结构,在吞吐率相当的表现下,FPGA查找表的使用数目减少了约56%。因此基于密钥缓存模块的SM4算法加速器电路结构可以实现均衡的资源占用与运算性能表现。为确保SM4算法加速器硬件模块RTL设计的功能正确性,本文搭建了基于UVM方法学的验证平台来完成高效准确的验证工作。在验证平台中设计的特定测试用例模拟了 SM4算法加速器运行的实际情况,并使用VCS仿真软件结合脚本自动化仿真方法运行验证平台。经过300次特定测试用例的测试,SM4算法加速器的加密结果与参考模型输出结果均保持一致。验证平台的功能覆盖率成功达到100%,代码覆盖率达到99.73%,SM4算法加速器硬件模块的功能正确性得到了可靠验证。软硬件协同设计方法结合了软硬件设计方法各自的优点,可以提升系统的应用灵活性和运算性能。因此软硬件协同设计的SM4算法加速器将SM4算法中运算复杂、资源占用大的密钥扩展、加密运算等模块通过硬件电路实现。运算简单、应用灵活的消息分组,ECB/CBC加密模式等功能使用软件编程实现,并在此基础上完成软件程序设计和系统实现。本文使用ZYNQ开发平台实现SM4算法加速器的软硬件协同设计,软硬件模块的数据通过AXI-Lite接口进行通信。使用软硬件协同设计的SM4算法加速器对SM4算法给出的标准明文和密钥数据进行循环加密1 000 000次的实验,相比于ARM处理器端的纯软件SM4算法加密运算,软硬件协同设计的SM4算法加速器可以减少45%的加密时间。
基于ZYNQ的软体救援机器人人脸检测定位系统研究
这是一篇关于软硬件协同设计,软体救援机器人,ZYNQ,人脸检测,双目测距的论文, 主要内容为地震等自然灾害的频发对人类的生命安全构成严重威胁,在易坍塌、结构不稳定的灾后废墟环境,传统的救援设备通常因体积大、检测时间长,无法及时救援被困人员。体积小、实时性强的检测定位救援设备在易坍塌废墟救援过程中起到至关重要的作用。FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)因其流水线的工作模式、并行运算的处理方式,可以极大程度加速系统处理过程,减小系统处理时间,具有极高的研究价值。随着嵌入式芯片的不断发展,本文采用一颗FPGA+ARM(Advanced RISC Machines,ARM处理器)架构的嵌入式芯片,研究与设计实现一套软体救援机器人人脸检测定位系统,实现实时检测脆弱易塌陷的废墟环境中的人脸信息,测量人脸位置的空间距离。本文结合实际应用环境设计要求,设计整体人脸检测测距系统总体方案。选取Xilinx公司Zynq7000系列芯片作为开发平台,采用软硬件协同设计方法,利用Verilog HDL硬件描述语言编写系统硬件部分的主要功能模块。使用C开发语言编写系统软件部分实现双目摄像头采集通道、图像处理通道与图像显示通道的控制。在PL(Programmable Logic,FPGA可编程逻辑)端设计并实现人脸检测系统。采用提取肤色特征的人脸检测算法,选取双目OV5640摄像头实时采集图像,建立肤色模型,对采集的图像数据进行肤色分割,完成基于肤色特征的人脸信息提取。使用形态学滤波算法,运用先腐蚀再膨胀的开运算去除图像中的孤立噪点。筛选人脸范围,框选确定的人脸区域,实现整体基于肤色的人脸检测系统。应用以IP为核心的设计理念,将编写的各模块封装为相应的IP,并对各功能模块完成仿真验证。使用验证通过的IP搭建人脸检测系统硬件工程。在PS(Processing System,ARM双核处理器)端设计并实现双目测距系统。提取人脸区域中心点坐标,通过双目三角测距公式测量实际物体与摄像头之间的深度距离。分析测量结果,实验表明系统在目标距离较近时,测量精度较高,1m距离内测量相对误差在5%以内。本文最后模拟救援实验,验证人脸检测定位系统的可行性。引用一款软体救援机器人并制造实验样机,采用气压驱动方式,通过控制气腔内气体含量实现软体救援机器人的软体导向结构的弯曲。人脸检测定位系统在搭建的模拟废墟环境中实时地发现人脸信息。同时,实验表明在遮挡人眼等面部器官时,检测效果并未产生较大影响,证明本文所设计的基于FPGA的人脸检测定位系统的实时性与可行性。
本文内容包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主题。发布者：源码工厂 ，原文地址：https://m.bishedaima.com/lunwen/48745.html
